PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-259276

(43) Date of publication of application: 24.09.1999

(51)Int.Cl.

G06F 7/58 G06F 17/10 H03K 3/84

// H04J 13/00

(21)Application number: 10-059298

(71)Applicant : KOKUSAI ELECTRIC CO LTD

(22)Date of filing:

11.03.1998

(72)Inventor: HASEGAWA NORIAKI


TAKADA MASATOSHI

(54) GOLD SYSTEM GENERATING CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a circuit for quickly generating a GOLD system without quickening any clock.

SOLUTION: The exclusive logical sum of M series codes outputted from two M series generating circuits 11(11A-1-11A-K, 11B-1-11B-K) for simultaneously generating plural M series codes is received by an exclusive logical sum circuit 2 (2-1-2-K) so that plural GOLD series codes can be generated in parallel. Then, the parallel GOLD series codes are converted into serial codes by a muliplexer 3, and outputted.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-259276


(43)公開日 平成11年(1999)9月24日

(51) Int.Cl.6	識別記号	FΙ	
G06F 7/5	8	G06F 7/58	Z
17/1	0	H03K 3/84	Z
H 0 3 K 3/8	4	G06F 15/31	Z
// НО4Ј 13/0	0	H 0 4 J 13/00	Α
		審查請求 未請求	請求項の数2 OL (全 10 頁)
(21)出願番号	特願平10-59298	(71)出願人 00000112	22
		国際電気	株式会社
(22)出願日	平成10年(1998) 3月11日	東京都中	野区東中野三丁目14番20号
		(72)発明者 長谷川	徳明
		東京都中	野区東中野三丁目14番20号 国際
		電気株式	会社内
		(72)発明者 高田 昌	敏
		東京都中	野区東中野三丁目14番20号 国際
		電気株式	会社内
		(74)代理人 弁理士	船津 暢宏 (外1名)

(54) 【発明の名称】 GOLD系列発生回路

(57)【要約】

【課題】 クロックを高速化することなくGOLD系列を高速に発生できるGOLD系列発生回路を提供する。 【解決手段】 同時に複数のM系列符号を発生する2つのM系列発生回路11から出力されるM系列符号の排他的論理和を排他的論理和回路2で取って複数のGOLD系列符号をパラレルに発生させ、パラレルな当該GOLD系列符号をMUX3でシリアルに変換して出力するGOLD系列発生回路である。



【特許請求の範囲】

【請求項1】 同時に複数のM系列符号を発生するM系 列生成回路を2つ組み合わせて、前記2つのM系列生成 回路から出力される対応する各々のM系列符号の排他的 論理和を取ってパラレルなGOLD系列符号を生成し、 前記パラレルなGOLD系列符号をシリアルなGOLD 系列符号に変換することを特徴とするGOLD系列発生 回路。

【請求項2】 任意の段数からなるシフトレジスタを複

1

数個並列に配置し、前記シフトレジスタを構成する任意 10 のレジスタからの出力の排他的論理和を、前記各シフト レジスタのシフト方向に対する最後段にフィードバック し、前記各シフトレジスタのシフト方向に対する最前段 からの前記複数個のレジスタ出力をM系列符号として同 時に複数発生させるM系列生成回路を2つ備え、 前記2つのM系列生成回路からパラレルに出力される対 応する各々のM系列符号の排他的論理和を取ってパラレ ルなGOLD系列符号を生成する排他的論理和回路と、 前記生成されたパラレルなGOLD系列符号をシリアル なGOLD系列符号に変換するマルチプレクサとを有す 20

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、無線通信の符号分 割多重接続(Code Division Multiple Access:C D M A) で用いられるGOLD系列発生回路に係り、特に高 速なGOLD系列を発生させることができるGOLD系 列発生回路に関する。

ることを特徴とするGOLD系列発生回路。

[0002]

【従来の技術】無線通信におけるスペクトル拡散通信方 式では、拡散符号系列を用いて多重化を行う符号分割多 重接続(Code Division Multiple Access:C D M A)方 式が一般的であり、拡散符号系列の生成器としてM系列 (Maximum length code) 生成回路がよく知られてい る。

【0003】まず、従来のM系列生成回路について図7 を使って説明する。図7は、従来のM系列生成回路の構 成ブロック図である。従来のM系列(=拡散符号)生成 回路は、図7に示すように、「0」又は「1」の状態を 記憶する1ビットのレジスタを任意の段数だけ並べた1 本のシフトレジスタ11と、規定のレジスタに帰還タッ プを設け、帰還タップからの出力の排他的論理和(Excl usive OR: EXOR) を取る排他的論理和回路 1 2 とか ら構成され、排他的論理和がシフトレジスタ11のシフ ト方向に対する最後段に接続されてフィードバックされ ている。そして、シフトレジスタ11は、クロックパル スに従って記憶内容を右隣のレジスタに移していき、最 も右側のシフト方向に対する最前段のレジスタの値がそ の時刻における符号系列出力になる。

M系列である為には、レジスタの途中から引き出されて いるタップが特別な組み合わせであることが必要にな り、M系列だけでは多くの利用者向けの符号系列が手当 できず、必然的に非M系列の中から相互相関特性の良好 な組み合わせを取り出して使うことになり、この非M系 列としてよく知られているのがGOLD符号系列であ る。

【0005】次に、従来のGOLD系列発生回路につい て図8を使って説明する。図8は、従来のGOLD系列 発生回路の構成ブロック図である。従来のGOLD系列 発生回路は、クロックパルスに従ってM系列符号を発生 する図7で説明したM系列生成回路1A', 1B'と、 M系列生成回路 1 A', 1 B'からの出力の排他的論理 和を取る排他的論理和回路2とから構成され、GOLD 系列符号を出力するものである。

【0006】伝送レートが比較的低速な場合は、図8の ような構成をフィールドプログラマブルゲートアレイ (Field Programmable Gate Array: FPGA) などで作 成しても十分スピードに余裕を持って作成できるが、F PGAで作成した場合はせいぜい80MHzのクロック での動作が限界である。

[0007]

【発明が解決しようとする課題】しかしながら、上記従 来のGOLD系列発生回路では、今後サービス拡大に向 けて伝送レートがどんどん高速になっていくと予想され る符号分割多重接続(Code Division Multiple Access: CDMA) 等で用いる場合、FPGAで作成した場合は せいぜい80MHzのクロックでの動作が限界である し、遅延により信頼性も低くなるという問題点があっ

【0008】また、専用チップ化せず実験的にバラック で組んだ場合等は、高速動作は保証されるものの、シフ トレジスタの段数が多くなるに連れて、消費電力が非常 に大きくなり製品化等を考えると現実的ではなく、少な くとも80MHz以上のクロックでGOLD系列を出力 したい場合、従来の構成では実現が非常に困難であると いう問題点があった。

【0009】本発明は上記実情に鑑みて為されたもの で、クロックを高速化することなくGOLD系列を高速 40 に発生できるGOLD系列発生回路を提供することを目 的とする。

[0010]

【課題を解決するための手段】上記従来例の問題点を解 決するための請求項1記載の発明は、GOLD系列発生 回路において、同時に複数のM系列符号を発生するM系 列生成回路を2つ組み合わせて、前記2つのM系列生成 回路から出力される対応する各々のM系列符号の排他的 論理和を取ってパラレルなGOLD系列符号を生成し、 前記パラレルなGOLD系列符号をシリアルなGOLD 【0004】ここで、シフトレジスタ11からの出力が 50 系列符号に変換することを特徴としており、同時に複数

3

のM系列符号を発生し、パラレルなGOLD系列符号を シリアルに変換することによって、高速にGOLD系列 符号を発生できる。

【0011】上記従来例の問題点を解決するための請求 項2記載の発明は、GOLD系列発生回路において、任 意の段数からなるシフトレジスタを複数個並列に配置 し、前記シフトレジスタを構成する任意のレジスタから の出力の排他的論理和を、前記各シフトレジスタのシフ ト方向に対する最後段にフィードバックし、前記各シフ トレジスタのシフト方向に対する最前段からの前記複数 個のレジスタ出力をM系列符号として同時に複数発生さ せるM系列生成回路を2つ備え、前記2つのM系列生成 回路からパラレルに出力される対応する各々のM系列符 号の排他的論理和を取ってパラレルなGOLD系列符号 を生成する排他的論理和回路と、前記生成されたパラレ ルなGOLD系列符号をシリアルなGOLD系列符号に 変換するマルチプレクサとを有することを特徴としてお り、同時に複数のM系列符号を発生し、パラレルなGO LD系列符号をシリアルに変換することによって、高速 にGOLD系列符号を発生できる。

[0012]

【発明の実施の形態】請求項に係る発明について、その実施の形態を図面を参照しながら説明する。本発明に係るGOLD系列発生回路は、同時に複数のM系列符号を発生する2つのM系列生成回路から出力されるM系列符号の排他的論理和を取って複数のGOLD系列符号をパラレルに発生させ、パラレルな当該GOLD系列符号をシリアルに変換して出力するものなので、クロックを高速化することなくGOLD系列を高速に発生できるものである。

【0013】まず、本発明に係るGOLD系列発生回路の構成について図1を使って説明する。図1は、本発明に係るGOLD系列発生回路の構成プロック図である。尚、図8と同様の構成をとる部分については同一の符号を付して説明する。

【0014】本発明のGOLD系列発生回路(本回路)*

$$U(t) = (a_1(t), a_2(t), \dots, a_n(t))^T$$
 (「は転

40

【0021】また、時刻t+1における状態ベクトルをU(t+1)は、「数2」のように表せる。

[0022]

【数2】:

*は、基本的には、従来のGOLD系列発生回路と同様の部分として、M系列生成回路IA,IBと、M系列生成回路IA,IBと、M系列生成回路IA,IBからの出力の排他的論理和を取る排他的論理和回路2とから構成され、更に本発明の特徴部分として、マルチプレクサ(MUX)3が設けられている。【0015】ここで、M系列生成回路IAとM系列生成

【0015】ここで、M系列生成回路1AとM系列生成 回路1Bは、各々1クロックで複数ビット(図1では K ビット)のM系列符号を出力するM系列生成回路であ る。

【0016】そして、各M系列生成回路の内部は、K個のNまたはN+1段シフトレジスタ11-1~11-Kで構成されていて、各シフトレジスタ11-1~11-Kは、クロックが入力されるたびに、1つ右にシフトし、シフト方向に対して最後段のレジスタにはある規則に基づいて、任意のレジスタ出力どうしの排他的論理和が入力される。また、シフト方向に対して最前段のK個のレジスタからは、同一のクロックタイミングでM系列符号が出力される。

【0017】排他的論理和回路2-1~2-Kは、それぞれ20 M系列生成回路1Aのシフトレジスタ11-1~11-KとM系列生成回路1Bのシフトレジスタ11-1~11-Kからの出力の排他的論理和を取り、パラレルなGOLD系列を同一のクロックタイミングで出力するものである。【0018】MUX3は、パラレルーシリアル変換するもので、排他的論理和回路2-1~2-Kから同一のクロックでパラレルに出力される排他的論理和を入力してシリアルに変換してGOLD系列符号を出力するようになっ

【0019】次に、本発明のGOLD系列発生回路で使用しているM系列生成回路について説明する。まず、M系列を状態遷移行列を用いて表すと [数1] のようになる。ここで、U(t)は、時刻 t におけるシフトレジスタの状態を表す n 次元状態ベクトルとする。

【0020】 【数1】

ている。

U(t+1)=TU(t)

ここで

$$T = \begin{bmatrix} 0 & 1 & 0 & \cdots & 0 \\ 0 & 0 & 1 & \cdots & 0 \\ \vdots & & & \ddots & \vdots \\ \vdots & & & & 1 \\ f_0 & f_1 & f_2 & \cdots & f_{m-1} \end{bmatrix}$$

算し、それに対応する回路を実現する事により、1クロ ックでKビットずつ進むM系列を発生する事ができる。 【0024】まず、1クロックで1ビットずつ進む9段 $(X^{\circ} + X^{\circ} + 1)$ のM系列を例にすると、遷移行列 T は〔数3〕で表される。

[0025]

【数3】

【0026】その結果、時刻 t + 1 における各状態ベク トルa, ~a, は [数4] で表される。

[0027]

【数4】

$$334$$
 $a_1(t+1) = a_2(t)$, $a_2(t+1) = a_3(t)$, $a_3(t+1) = a_4(t)$, $a_4(t+1) = a_5(t)$, $a_5(t+1) = a_6(t)$, $a_6(t+1) = a_7(t)$, $a_7(t+1) = a_8(t)$, $a_8(t+1) = a_9(t)$, $a_9(t+1) = a_1(t) + a_5(t)$

 $a_5(t+4) = a_0(t) ,$

【0033】よってこの遷移行列で実現される第1のM 系列生成回路は、図3のような構成になる。図3は、1 クロックで 4 ビット出力する 9 段のM系列生成回路の構 成ブロック図である。つまり、レジスタ1の出力とレジ スタ5の出力との排他的論理和をレジスタ6にフィード 40 バックし、レジスタ2の出力とレジスタ6の出力との排 他的論理和をレジスタ7にフィードバックし、レジスタ 3の出力とレジスタ7の出力との排他的論理和をレジス タ8にフィードバックし、レジスタ4の出力とレジスタ 8の出力との排他的論理和をレジスタ9にフィードバッ クし、レジスタ1, 2, 3, 4からの出力 a (t)~ a₁ (t)をパラレルなM系列符号として同一クロック で出力するようになっている。

【0034】このようにして、時刻tからt+3までの

*【0028】よってこの遷移行列で実現される符号器 は、図2のような構成になる。図2は、9段のM系列生 成回路の構成ブロック図である。つまり、レジスタ1の 出力とレジスタ5の出力との排他的論理和がシフト方向 に対して最後段のレジスタ9に接続されてフィードバッ クされている。

【0029】同様にして、第1の例として1クロックで 4ビット進む場合を考えると、T¹を計算すればよく、 状態遷移行列は [数5] のようになる。

10 [0030]

【数5】

【0031】また、この時の時刻 t + 1 における各状態 ベクトルa1~a9は[数6]で表される。

[0032]

【数6】

20

$$a_1(t+4) = a_5(t)$$
, $a_2(t+4) = a_8(t)$,
 $a_3(t+4) = a_7(t)$, $a_4(t+4) = a_8(t)$,
 $a_5(t+4) = a_9(t)$,
 $a_6(t+4) = a_1(t) + a_5(t)$, $a_7(t+4) = a_2(t) + a_6(t)$,
 $a_8(t+4) = a_3(t) + a_7(t)$, $a_9(t+4) = a_4(t) + a_8(t)$

回路 4 クロック分のM系列を、図3のような回路では1 クロックで出力する事ができる。

【0035】ここでは、T^{*}を計算して、一度に4クロ ック分の出力を発生させたが、例えばT[®]を計算して同 様の事を行えば、一度に8クロック分の出力を発生させ る事ができる。つまり、T^{*}を計算する事によって、1 クロックで直列のM系列生成回路Kクロック分の出力を 得られる事になる。

【0036】これを応用して、1クロックで複数ビット を出力できるM系列生成回路を用いて高速のGOLD系 列を発生する回路が図1であるが、このままでは分かり にくいので、20段のM系列を例にとって具体的に説明 する。まず、符号多項式 X²⁰ + X³ + 1 を考える。 9 段 のM系列生成回路の時と同様、遷移行列TおよびT⁴を 4ビット分、すなわち、図2のような直列のM系列生成 50 求めると、各遷移行列は [数7]、 [数8] のようにな 7

*【数7】

[0037]

る。

[0038]

【0039】そして、遷移行列 T¹ について、各状態べ ★【0040】 クトル $a_1 \sim a_2$ は [数9] で表される。 *** 【数9】 a_1 (t+4) = a_5 (t) , a_2 (t+4) = a_6 (t) , · · · , $a_{16}(t+4) = a_{20}(t)$ $a_{17}(t+4) = a_1(t) + a_4(t)$, $a_{18}(t+4) = a_2(t) + a_5(t)$, $a_{19}(t+4) = a_3(t)+a_6(t)$, $a_{20}(t+4) = a_4(t)+a_7(t)$

クロックで4ビット出力する20段のM系列生成回路の 構成ブロック図である。つまり、レジスタ2の出力とレ ジスタ5の出力との排他的論理和をレジスタ18にフィ ードバックし、レジスタ3の出力とレジスタ6の出力と の排他的論理和をレジスタ19にフィードバックし、レ ジスタ4の出力とレジスタ7の出力との排他的論理和を レジスタ20にフィードバックし、レジスタ1の出力と 40 【数10】 レジスタ4の出力との排他的論理和をレジスタ17にフ☆

【0041】よってこの遷移行列で実現される第2のM ☆ィードバックし、レジスタ1、2、3、4からの出力a 系列生成回路は、図4のような構成になる。図4は、1 "(t)~a"(t)をパラレルなM系列符号として同 一クロックで出力するようになっている。

> 【0042】同様にして、符号多項式X²⁰ + X³ + X⁵ $+X^3 + 1$ を考えると、状態遷移行列 T^4 について、時 刻t+1における各状態ベクトルa, ~amは「数1 0]で表される。

[0043]

 $a_1(t+4) = a_5(t)$, $a_2(t+4) = a_6(t)$, ... $a_{16}(t+4) = a_{20}(t)$, $a_{17}(t+4) = a_1(t)+a_4(t)+a_5(t)+a_{10}(t)$ $a_{18}(t+4) = a_2(t)+a_5(t)+a_7(t)+a_{11}(t)$. $a_{19}(t+4) = a_3(t)+a_6(t)+a_8(t)+a_{12}(t)$, $a_{20}(t+4) = a_4(t)+a_7(t)+a_9(t)+a_{13}(t)$

クロックで4ビット出力する20段の別のM系列生成回 路の構成ブロック図である。つまり、レジスタ2,5, 7,11の出力の排他的論理和をレジスタ18にフィー ドバックし、レジスタ3,6,8,12の出力の排他的 論理和をレジスタ19にフィードバックし、レジスタ 4, 7, 9, 13の出力の排他的論理和をレジスタ20 にフィードバックし、レジスタ1、4、6、10の出力 の排他的論理和をレジスタ17にフィードバックし、レ ジスタ1, 2, 3, 4からの出力am (t)~a ы (t)をパラレルなM系列符号として同一クロックで 10 出力するようになっている。

【0045】上記説明した各種M系列生成回路を用いて GOLD系列を発生させるには、1クロックで同一ビッ ト数を出力する2つのM系列生成回路を組み合わせて図 1に示したGOLD系列発生回路を構成し、排他的論理* *和回路2-1~2-Kで同じレジスタ番号の出力どうしの排 他的論理和を取り、その結果パラレルに出力されるGO LD系列をMUX3でシリアルに変換し、高速なGOL D系列符号を発生する事ができる。

10

【0046】具体例として、図4で説明したM系列生成 回路と図5で説明したM系列生成回路とを組み合わせて GOLD系列発生回路を構成した例を図6に示す。図6 は、20段のGOLD系列発生回路の構成ブロック図で ある。尚、図6では、MUX3が省略されている。

【0047】ここで、図6に示した本発明の高速なGO LD系列発生回路と、図8に示した従来のGOLD系列 発生回路との出力を比較すると、 [表 1] のようにな

[0048] 【表1】

_	従来の GOLD系列 発生回路	a ₁	a	
本発 「GOL 発生	本発明の GOLD系列 発生回路	a ₁ a ₂	a _{K+1}	
	発生回路	•	:	
		a K	a _{K+K}	
_	時 刻	t	t+1 ·····	•

【0049】つまり、時刻tにおいて従来は1つのGO LD系列符号 a が出力されるのに対して、本発明の高 速なGOLD系列発生回路は、同時にK個のGOLD系 列符号 a: ~ax が出力され、それをシリアル変換して 30 出力するので、従来の回路より Κ 倍高速に GOLD系列※

※を発生させられる事が確認できる。

【0050】また、K=4を例に取ると、従来と本発明 との比較は、[表2]のようになる。

[0051]

【表2】

従来の GOLD系列 発生回路	a ₁	a,
	a ₁	a 5
本発明の GOLD系列	a ₂	a ₅ ••••••
発生回路	a ₃	а,
	a ₄	a ₈
時 刻	t	t+1 ·····

【0052】つまり、時刻 t において従来は 1 つの G O LD系列符号a: が出力されるのに対して、本発明の高 速なGOLD系列発生回路は、同時に4個のGOLD系 列符号a₁~a₄が出力され、それをシリアル変換して 出力するので、従来の回路より 4 倍高速に GOLD系列 を発生させられる事が確認できる。

【0053】本発明の実施の形態のGOLD系列発生回

M系列生成回路 1 1 を組み合わせ、排他的論理和回路 2 -1~2-Kで同じレジスタ番号の出力どうしの排他的論理 和を取り、その結果パラレルに出力されるGOLD系列 をMUX3でシリアルに変換して出力するので、同一の クロックで高速なGOLD系列符号を発生できる効果が ある。

【0054】また、本発明のGOLD系列発生回路を用 路によれば、Iクロックで複数ビットの出力が得られる 50 いると、従来の回路で必要とするクロックの1/K倍の クロックで従来回路と同様の出力を得る事ができる。具体的には、従来回路で $80\,\mathrm{MHz}$ で動作していたものが $K=4\,\mathrm{とする}$ と、 $20\,\mathrm{MHz}$ のクロックで同様の出力を 得る事ができるようになり、回路の負担を軽くする事が できるとともに、低消費電力化も期待できる効果がある。

【0055】さらに、従来技術の所で、FPGAの場合せいぜい80MHzでの動作が限界であると記載したが、本発明の回路を用いると、かなり低いクロック周波数で限界同様の出力を相当の余裕を持って出力でき、逆 10の視点からいうと従来と同様のクロックで数倍高速なGOLD系列符号を発生できるので、本発明のGOLD系列発生回路は今後、非常に高速な系列を出力しなければならない場合に、有効であると考えられる。

[0056]

【発明の効果】請求項1記載の発明によれば、M系列生成回路から同時に複数のM系列符号を発生し、2つのM系列生成回路から出力される対応する各々のM系列符号の排他的論理和を取って生成されるパラレルなGOLD系列符号をシリアルなGOLD系列符号に変換するGO 20LD系列発生回路としているので、クロックを高速化することなく高速にGOLD系列符号を発生できる効果がある。

【0057】請求項2記載の発明によれば、M系列生成 回路が、任意の段数からなるシフトレジスタを複数個並 列に配置し、シフトレジスタを構成する任意のレジスタ からの出力の排他的論理和を、各シフトレジスタのシフ ト方向に対する最後段にフィードバックし、各シフトレ ジスタのシフト方向に対する最前段からの複数個のレジ* * スタ出力をM系列符号として出力するものであり、M系列生成回路から同時に複数のM系列符号を発生し、排他的論理和回路で各々のM系列符号の排他的論理和を取ってパラレルなGOLD系列符号を生成し、マルチプレクサでパラレルなGOLD系列符号をシリアルなGOLD系列符号に変換するGOLD系列発生回路としているので、クロックを高速化することなく高速にGOLD系列符号を発生できる効果がある。

12

【図面の簡単な説明】

) 【図1】本発明に係るGOLD系列発生回路の構成ブロック図である。

【図2】9段のM系列生成回路の構成ブロック図である。

【図3】1クロックで4ビット出力する9段のM系列生成回路の構成ブロック図である。

【図4】1クロックで4ビット出力する20段のM系列 生成回路の構成ブロック図である。

【図5】1クロックで4ビット出力する20段の別のM 系列生成回路の構成ブロック図である。

20 【図6】20段のGOLD系列発生回路の構成ブロック 図である。


【図7】従来のM系列生成回路の構成ブロック図である。


【図8】従来のGOLD系列発生回路の構成ブロック図である。


【符号の説明】

1 A, 1 B, 1 A', 1 B' …M系列生成回路、 2 …排他的論理和回路、3 …MUX、 1 1, 1 1 A, 1 1B …シフトレジスタ、 1 2 …排他的論理和回路


【図2】









【図4】



【図5】



【図7】



【図8】

